10月19日，第六届RISC-V中国峰会在深圳会展中心（福田）开幕。
作为全球三大RISC-V峰会之一，也是国内规格最高、规模和影响力最大的专业会议之一，本届峰会由RISC-V国际开源实验室（RIOS Lab）主办，吸引3000余名线下专业观众、150余家参展商及研究机构参与，线上覆盖80万行业人群。
活动现场，深圳市人民政府副秘书长谭岱，深圳市科技创新局副局长夏雷，深圳市发展和改革委员会、深圳市工业和信息化局、深圳前海深港现代服务业合作区管理局相关领导出席；RISC-V国际基金会理事长戴路，RISC-V国际基金会CEO Andrea Gallo，峰会主席、RISC-V国际开源实验室联合主任谭章熹博士等重磅嘉宾致辞，阿里达摩院、奕斯伟计算、进迭时空、蓝芯算力、深圳计算科学研究院、SiFive、Tenstorrent等产学研界代表悉数到场，共同探讨RISC-V产业化的落地进度、生态建设的合作机遇。
七大平行分论坛同期展开，覆盖人工智能、数据中心与高性能计算、软件生态、芯片设计与验证、汽车电子、工业与机器人、产学合作与创新创业等方向。
业界普遍将2026年视为RISC-V从技术验证走向规模化商用的分水岭：产品落地提速、生态适配完善、政策推力加码，三重力量交汇，如今，RISC-V架构正从嵌入式、物联网向高性能计算、数据中心、汽车电子等高价值领域蔓延。
也正是在这样的产业关键节点，第六届RISC-V中国峰会的落地颇具象征意义。谭章熹博士在大会致辞表示，RISC-V峰会已连续多年在中国举办，今年峰会投稿达239篇，较去年增长近20%，覆盖AI与高性能计算、汽车工业与机器人等方向，表明RISC-V在与x86、Arm的竞争中，生态建设备受关注，峰会已成为观察RISC-V产业化与大湾区产学研协同的重要窗口。
01
AI时代的RISC-V，从备选走向必选
RISC-V架构作为全球三大指令集架构之一，以其开源开放、设计灵活、低功耗等优势，为全球芯片产业带来了架构平权的曙光。
人工智能时代的到来，RISC-V也迎来全新的发展机遇。图灵奖得主、RISC-V国际开源实验室主任大卫·帕特森教授给出的判断颇具代表性：AI时代指令集依然重要，RISC-V在AI时代能真正得到回报，是具备商业可行的指令集。面对推理这一巨大增长市场，应打造完整AI软件栈，并利用AI缩短RISC-V硬件开发时间和成本，以迎接AI时代。
这一判断与RISC-V国际基金会首席架构师、SiFive联合创始人兼首席架构师Krste Asanović形成呼应。Krste Asanović表示，AI时代RISC-V迎来全新机遇，RISC‑V天然适配 AI，使过去难以想象的移植成为现实，RISC-V也可运行AI，形成“RISC-V赋能AI、AI反哺RISC-V”的良性循环。
从峰会现场释放的信号看，RISC-V在AI时代的机遇并非停留在概念层，而是在产业生态合作的进程中加速发展。
当然，挑战同样明显，生态成熟度、软件调优、工具链完善，仍需要全球社区共同开源协作。也正因如此，本届峰会的此番落地，就在于其连接价值，把芯片企业、软件厂商、终端应用和基金资本放在同一个场域里，让芯片厂商看清软件栈缺口，让软件厂商找到硬件平台落点，让投资机构判断关键环节加注。
Tenstorrent产品战略副总裁Aniket Saha从生态协作角度补充了产业视角。Aniket Saha表示，RISC-V 让整套软件栈完全透明、可视，从高层操作系统到底层工具链，客户可以获取所需的全部访问权限，不会被封闭黑盒限制，这是RISC-V 生态带来的一大优势，公司在功能安全、优质 IP、图形处理等方面与生态内众多伙伴开展合作，加速技术落地。
RISC-V国际基金会CEO Andrea Gallo表示，RISCV成为大势已是必然，高性能RISCV应用处理器正在登场。今年以来，完善指令集规范，落地高性能RISCV芯片产品，持续打磨软件生态，整体进展顺利。接下来抓住RISC-V的机遇，要聚焦持续迭代RISCV指令集规范、推动交付高性能芯片方案、各方协同共建丰富完善的软件生态三大核心方向。
RISC-V走到规模化商用时，峰会本身已经成为产业基础设施的一部分。RISC-V国际基金会理事长戴路在大会中表示，RISC-V已成长为全球极具竞争力的方案，其内核是开放，开放孕育信任与创新，由全球社区共同分享、实践。峰会汇聚行业领军者，连接合作伙伴与未来十年机遇，持续共建开放化、全球化、由RISC-V驱动的计算未来。
02
“中国时刻”开启，生态在场景中闭环
RISC-V进入商业化快车道的同时，中国已成为核心增长引擎。弗若斯特沙利文数据显示，中国RISC-V主控芯片市场规模从2021年的11亿元上升到2025年的377亿元，年复合增速139.5%，预计2030年将达到2194亿元。
容志诚博士把RISC-V放在四十年的指令集演进史中观察，核心判断是，中国有不同的公司基于RISC-V开发下一代产品，远远超过x86和Arm赛道，未来在做核心IP的过程中，要善用不同的Know-how，用AI自动化设计，RISC-V开放平台使多应用定制成为可能。
中国电子工业标准化技术协会RISC-V工作委员会执行秘书长周萌则从标准和产业数据层面给出更具体的坐标。周萌表示，中国芯片设计行业保持近30%的增速，开放的RISC-V应用场景已超过300个，未来RISC-V产业发展仍有很大增长空间；今年国内有20多项规范正在推进，表明物联网侧和控制类生态不断成熟，为国内企业向全球作出更多贡献奠定了产业基础。
在这样的机遇下，中国厂商的创新路径也愈发清晰，围绕各类高价值场景做软硬协同。
现场，阿里达摩院首席科学家孟建熠发布了车规增强处理器玄铁E908A，成为首款同时达到ASIL-B和ASIL-D标准的RISC-V CPU IP，为安全岛、域控、车载网关等场景提供安全可靠的实时计算底座。达摩院还首次发布了自动驾驶和具身智能产品路线图，下一代C950A目标性能将达到现有RISC-V车规产品的5倍。
奕斯伟计算高级副总裁、首席技术官何宁则展示了RISC-V在智能系统的落地应用。何宁表示，公司围绕智能感知、人机交互、智慧连接等多个方向，用RISC-V架构连接从感知到行动的每个节点，面向数字基础设施，公司以RISC-V为核心计算底座，纵向推进软硬协同全栈优化，横向实现全场景闭环，并通过RISAA等开放平台共建生态。
蓝芯算力CTO贾新霞则把RISC-V的竞争拉到AI推理服务器这一更硬核的领域。贾新霞表示，从分离式架构到智通融合，从单芯片到全栈产品矩阵，从技术突破到行业落地，蓝芯算力致力于以开源 RISC-V 架构，重新定义AI推理的算力底座。
生态的完善，最终要在数据库、机器人等硬场景中检验。现场，在今年刚把搭载自研K3芯片的人形机器人送进马拉松场景的进迭时空，正式发布首颗完整符合RISC-V服务器级规范的计算芯片V100。进迭时空创始人兼CEO陈志坚表示，RISC-V是未来的终局，公司按照每年推出新一代芯片的节奏，推动RISC-V算力的前进，坚持做各个芯片平台的软件优化和开发者运营。
此前，深圳计算科学研究院与睿思芯科共同组建“睿思芯科—崖山数据库软硬件一体化联合实验室”，推动RISC-V协同创新与规模化应用。深圳计算科学研究院崖山数据库CEO陈志标表示，接下来将面向AI实际应用场景，基于联合实验室的成果，推出一体化解决方案，同时策划智能一体机，融合崖山数据库的数据管理能力以及睿思芯科的技术积累，打造开箱即用的能力。
零次方机器人联合创始人兼CTO程颐则从具身智能视角给出另一端的RISC-V需求印证。程颐表示，具身智能在端侧需要多种计算节奏协同，同时拉动推理、通信和控制芯片需求，RISC-V可出现在这条链的多个位置，看好RISC-V先在通信和执行节点扩大采用，再逐步扩展，而RISC-V开放生态有机会共同定义接口，并通过持续迭代与验证体系形成规模效应。
此外，主论坛还进行了多个闪电演讲，集中展示RISC-V的落地进展和生态成熟度。中兴微电子、SiFive、新思科技、超睿科技、算能科技、MIPS、北京开芯院、Cadence等八家海内外企业轮番登场，议题覆盖RISC-V+原生AI高性能计算、经过硅验证的数据中心IP、RISC-V智算服务器、高性能处理器核等，勾勒出RISC-V从单点突破走向全链协同的生态轮廓。
从主论坛释放的信号看，RISC-V已经走到从架构可用向生态好用、从单点产品向规模商用切换的节点。与会嘉宾的普遍判断是，下一阶段竞争的关键是芯片、软件、整机、场景与资本能否形成闭环，RISC-V的产业化落地与生态共建，已从趋势判断进入加速兑现阶段。
03
香山如意生态大会：面向智能体时代 RISC-V 软硬件全栈成果发布
10月20日，2026 RISC-V中国峰会香山如意开源生态论坛下午场正式开启，来自科研院所、芯片设计企业、工业工具厂商的技术专家齐聚，集中发布多项面向智能体时代的RISC-V软硬件全栈开源技术成果，覆盖服务器级芯片、AI原生软件栈、处理器多线程架构、AI-CPU敏捷开发套件、内存一致性优化、EDA验证工具适配等核心方向。本次大会既完成了对RISC-V行业发展周期的深度复盘，也输出了大量来自一线的工程落地实践案例，为智能时代RISC-V的产业演进明确了务实可行的发展方向。
1、十二年产业回望：跳出替代惯性，锚定RISC-V for AI核心方向
北京开源芯片研究院首席科学家包云岗在主题报告《RISC-V十二年认知之路与十年趋势展望》中，站在行业发展的时间坐标上，完整复盘了RISC-V从早期学术概念逐步成长为全球产业主流架构的十二年历程。他回顾国内RISC-V社区从最初的技术探索、人才培育，到以“香山家族”系列为代表实现高性能开源处理器核产品级交付的完整蜕变，客观梳理了行业发展过程中走过的弯路与积累的宝贵经验，直指当前生态建设面临的核心现实挑战：指令集扩展带来的碎片化风险、基础软件成熟度尚存短板、软硬件协同适配不足、可持续的商业价值模式仍待完善。
针对未来十年的行业趋势，包云岗提出，RISC-V发展应当跳出简单“替代x86/ARM”的惯性思维，充分发挥指令集开放、可敏捷定制的核心优势，牢牢抓住AI浪潮带来的时代机遇，“RISC-V for AI”是确定无疑的发展方向。大模型、Agent智能体多样化的推理与训练需求，高度契合RISC-V模块化扩展的能力，面向场景定制低能耗专用芯片，将成为RISC-V最核心的差异化竞争力。同时AI也会反向赋能RISC-V自身的研发，AI辅助架构探索、仿真验证、软件代码生成，将大幅降低芯片与基础软件的开发门槛，重塑整个研发范式。
他进一步强调，未来RISC-V生态建设的核心，要坚持软硬件协同并进，依托香山、如意这类根社区凝聚产学研力量，面向数据中心、边缘智能、机器人等新兴场景打造标杆产品；同时完善开发者价值分配机制，持续夯实人才体系建设，推动整个生态从“可用”真正迈向“好用”，走出一条属于开源芯片的可持续发展道路。结合香山项目的多年实践经验，高性能RISC-V想要实现规模化商用，不能只靠单一技术突破，必须走通“开源IP+产业联合研发+基础软件底座支撑”的完整路径，为全球RISC-V产业输出可复用的中国开源实践经验。
2、软硬协同破局：筑牢RISC-V原生基础软件生态底座
中国科学院软件研究所所长、总工程师武延军带来《如意 RISC-V 原生社区：构建 AI 时代的基础软件新生态》主题分享，直面产业三大痛点：标准演进与产品定义错位、上游软件迭代滞后硬件、传统发行版对 RISC-V 支持不足，明确如意社区作为本土 RISC-V 软件根据地的定位，与香山处理器形成 “CPU+OS” 软硬协同的国产 RISC-V 底座。
报告系统展示如意社区在内核、工具链、运行时虚拟机等上游主线贡献，介绍 openRuyi 原生操作系统、RuyiSDK 开发工具集、RuyiAI 软件栈、RuyiRepo 软件仓、点亮人才计划五大板块进展。由多家伙伴共建的 RVCK 统一内核基线，有效破解内核碎片化难题；openRuyi 构建面向 RISC-V 新标准、新特性的原生操作系统平台，支撑软硬件验证；RuyiAI 构建覆盖 AI 编译、运行时与硬件部署的端到端原生软件栈，支撑大模型、多模态等多类 AI 应用。针对 AI 时代软件生态新挑战，包括矩阵扩展路线分散、主流 AI 框架原生支持欠缺、算子可移植性弱、开发环境繁杂等，如意社区坚持 “上游优先” 路线：联合产业共建统一软件基线、补齐编译器与算子库、搭建完整开发者基础设施、培育开源人才，打通固件、内核、工具链到 AI 应用全栈链路，支撑 RISC-V 硬件原生软件配套，助力国产软硬件体系面向智能体规模化落地。
3、以开源铸根 构建智能体时代RISC-V与AIOS的协同底座
北京大学讲席教授、复旦大学先进计算系统研究院院长、北京开源芯片研究院首席科学家、北京通明湖信息技术应用创新中心主任谢涛以《以开源铸根智能体时代的 RISC-V+AIOS》为主题展开深度分享。他立足Agentic AI快速崛起的时代浪潮，首先从底层技术逻辑层面阐释了开源模式对于构建RISC-V与AIOS技术底座的不可替代价值：智能体应用的爆发式增长，正在打破传统计算体系中硬件与软件的边界，而完全开放的开源协作机制，恰好能够消解不同技术模块之间的壁垒，让跨领域的技术创新无需受限于闭源体系的授权与迭代桎梏，为下一代智能计算基座的快速成熟提供最肥沃的协作土壤。
在此基础上，他进一步深度拆解了智能体应用对处理器架构、操作系统、运行时环境提出的全新核心诉求：智能体持续自主决策、多轮长链路推理、多模态实时交互的运行特征，既要求RISC-V架构能够灵活完成算力单元的模块化扩展，也要求AIOS从底层原生适配智能体的任务调度、内存管理与资源分配逻辑。他在分享中明确提出，依托全球开源社区的开放协作机制，完全可以探索出一条打通硬件指令集、操作系统、AI编译器、智能体运行时的全栈协同路径，为面向智能体专属场景的软硬件深度融合创新提供体系化的开源思路参考。
精彩评论