英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距

IT之家02-21

IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的...

网页链接

免责声明：本文观点仅代表作者个人观点，不构成本平台的投资建议，本平台不对文章信息准确性、完整性和及时性做出任何保证，亦不对因使用或信赖文章信息引发的任何损失承担责任。

精彩评论

DeW
02-23
DeW
[呆住] 背部供电本身能跑通不错了，技术难度比mircoled的迁移类似。台积电，早晚卡在这块上。

发表看法

{"i18n":{"language":"zh_CN"},"isChannel":false,"data":{"share":"https://www.laohu8.com/m/news/2613243114?lang=zh_CN&edition=full","thumbnail":"","is_english":false,"pubTime":"2026-02-21 19:12","share_image_url":"https://static.laohu8.com/9a95c1376e76363c1401fee7d3717173","id":"2613243114","market":"us","top_or_hot":-1,"title":"英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距","media":"IT之家","content":"<div>\n<p>IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的...</p>\n\n<a href=\"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b\">网页链接</a>\n\n</div>\n","source":"tencent","html":"<!DOCTYPE html>\n<html>\n<head>\n<meta http-equiv=\"Content-Type\" content=\"text/html; charset=utf-8\" />\n<meta name=\"viewport\" content=\"width=device-width,initial-scale=1.0,minimum-scale=1.0,maximum-scale=1.0,user-scalable=no\"/>\n<meta name=\"format-detection\" content=\"telephone=no,email=no,address=no\" />\n<title>英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距</title>\n<style type=\"text/css\">\na,abbr,acronym,address,applet,article,aside,audio,b,big,blockquote,body,canvas,caption,center,cite,code,dd,del,details,dfn,div,dl,dt,\nem,embed,fieldset,figcaption,figure,footer,form,h1,h2,h3,h4,h5,h6,header,hgroup,html,i,iframe,img,ins,kbd,label,legend,li,mark,menu,nav,\nobject,ol,output,p,pre,q,ruby,s,samp,section,small,span,strike,strong,sub,summary,sup,table,tbody,td,tfoot,th,thead,time,tr,tt,u,ul,var,video{ font:inherit;margin:0;padding:0;vertical-align:baseline;border:0 }\nbody{ font-size:16px; line-height:1.5; color:#999; background:transparent; }\n.wrapper{ overflow:hidden;word-break:break-all;padding:10px; }\nh1,h2{ font-weight:normal; line-height:1.35; margin-bottom:.6em; }\nh3,h4,h5,h6{ line-height:1.35; margin-bottom:1em; }\nh1{ font-size:24px; }\nh2{ font-size:20px; }\nh3{ font-size:18px; }\nh4{ font-size:16px; }\nh5{ font-size:14px; }\nh6{ font-size:12px; }\np,ul,ol,blockquote,dl,table{ margin:1.2em 0; }\nul,ol{ margin-left:2em; }\nul{ list-style:disc; }\nol{ list-style:decimal; }\nli,li p{ margin:10px 0;}\nimg{ max-width:100%;display:block;margin:0 auto 1em; }\nblockquote{ color:#B5B2B1; border-left:3px solid #aaa; padding:1em; }\nstrong,b{font-weight:bold;}\nem,i{font-style:italic;}\ntable{ width:100%;border-collapse:collapse;border-spacing:1px;margin:1em 0;font-size:.9em; }\nth,td{ padding:5px;text-align:left;border:1px solid #aaa; }\nth{ font-weight:bold;background:#5d5d5d; }\n.symbol-link{font-weight:bold;}\n/* header{ border-bottom:1px solid #494756; } */\n.title{ margin:0 0 8px;line-height:1.3;color:#ddd; }\n.meta {color:#5e5c6d;font-size:13px;margin:0 0 .5em; }\na{text-decoration:none; color:#2a4b87;}\n.meta .head { display: inline-block; overflow: hidden}\n.head .h-thumb { width: 30px; height: 30px; margin: 0; padding: 0; border-radius: 50%; float: left;}\n.head .h-content { margin: 0; padding: 0 0 0 9px; float: left;}\n.head .h-name {font-size: 13px; color: #eee; margin: 0;}\n.head .h-time {font-size: 11px; color: #7E829C; margin: 0;line-height: 11px;}\n.small {font-size: 12.5px; display: inline-block; transform: scale(0.9); -webkit-transform: scale(0.9); transform-origin: left; -webkit-transform-origin: left;}\n.smaller {font-size: 12.5px; display: inline-block; transform: scale(0.8); -webkit-transform: scale(0.8); transform-origin: left; -webkit-transform-origin: left;}\n.bt-text {font-size: 12px;margin: 1.5em 0 0 0}\n.bt-text p {margin: 0}\n</style>\n</head>\n<body>\n<div class=\"wrapper\">\n<header>\n<h2 class=\"title\">\n英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距\n</h2>\n\n<h4 class=\"meta\">\n\n\n2026-02-21 19:12 北京时间&nbsp;&nbsp;&nbsp;<a href=http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b><strong>IT之家</strong></a>\n\n\n</h4>\n\n</header>\n<article>\n<div>\n<p>IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的...</p>\n\n<a href=\"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b\">网页链接</a>\n\n</div>\n\n\n</article>\n</div>\n</body>\n</html>\n","isBrief":false,"type":0,"news_type":1,"symbol":"LU2089985449.USD","symbol_name":"MANULIFE GF GLOBAL SEMICONDUCTOR OPPORTUNITIES \"AA\" (USD) ACC","start_time":0,"source_url":"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b","article_id":"2613243114","we_media_id":null,"thumbnails":[],"rights":{"source":"tencent","url":"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b","rn_cache_url":null,"customStyle":"body{padding-top:10px;}#news_title{font-weight:bold;#titleStyle#;}#news_description span{font-size:12px;#descriptionStyle#;}.footer-note{#statement#}","selectors":".mod-LoadTzbdNews, body","filters":".relate-stock, .hot-list, .recom-box, .wx-sou","directOrigin":true},"url":"https://stock-news.laohu8.com/highlight/detail?id=2613243114","pubTimestamp":1771672345,"columns":[],"sourceInfo":{"source_id":"tencent","name":"腾讯"},"weMediaInfo":null,"summary":"Panther Lake 的逻辑最小栅极间距为 76nm，而 SRAM 位线间距为 52nm，两者之间存在显著差异。目前尚未公布 GAA 关键尺寸，因此无法进一步反推出 GAA 间距。分析认为，英特尔计划在 14A 节点引入钼，但 14A 的 M0 间距仍然较大，仅略小于 18A，因此目前尚无必要采用钌。分析认为，先不考虑英特尔承诺的 32nm 间距，仅从当前量产产品来看，即使在 36nm 上，良率稳定仍需一些时日。报告提到，18A 逻辑 GAA 间距达 76nm，甚至远大于中芯国际 N+3 工艺的 32nm 鳍片间距。","collect":0,"end_time":0,"defaultTopTitle":"qq.com","property":[],"viewcount":null,"language":"zh","relate_stocks":{"LU2089985449.USD":"MANULIFE GF GLOBAL SEMICONDUCTOR OPPORTUNITIES \"AA\" (USD) ACC","BK4141":"半导体产品","BK4585":"ETF&股票定投概念","LU2931357623.SGD":"MANULIFE GF GLOBAL SEMICONDUCTOR OPPORTUNITIES \"AA\" (SGDHDG) ACC","INTC":"英特尔","BK4554":"元宇宙及AR概念","BK4543":"AI","BK4512":"苹果概念","BK4527":"明星科技股","BK4602":"量子计算概念","LU2148611432.USD":"AZ ALLOCATION BALANCED BRAVE \"AAZ\" (USDHDG) ACC","BK4575":"芯片概念","LU0081259029.USD":"UBS (LUX) EQUITY FUND - TECH OPPORTUNITY \"P\" (USD) ACC","BK4534":"瑞士信贷持仓","04335":"英特尔-T","LU2543165471.USD":"E FUND (HK) GLOBAL QUALITY GROWTH \"A\" (USD) ACC","BK4533":"AQR资本管理(全球第二大对冲基金)","LINT":"Direxion Daily INTC Bull 2X ETF","BK4529":"IDC概念","BK4612":"AI芯片","BK4579":"人工智能","BK4588":"碎股","INTW":"2倍做多INTC ETF-GraniteShares","BK4605":"半导体精选","BK4535":"淡马锡持仓","LU0097036916.USD":"贝莱德美国增长A2 USD","BK4515":"5G概念","LU0321505868.SGD":"Schroder ISF Global Dividend Maximiser A Dis SGD","LU0321505439.SGD":"Schroder ISF Global Dividend Maximiser A Acc SGD","BK4550":"红杉资本持仓","LU0274383776.USD":"MANULIFE GF US SMALL CAP EQUITY \"AA\" (USD) INC"},"translate_title":"Actual test of Intel 18A process: M0 pitch 36nm, GAA pitch 76nm, there is a gap with the promotion","themeId":null,"isJumpTheme":false,"ttsUrl":null,"symbols_score_info":{"INTW":0.6,"INTC":1.96,"04335":1.96,"LINT":0.6},"content_text":"IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的裸晶圆尺寸（Die size）约为 110mm²，芯片内所有区域，包括逻辑芯片和 SRAM 芯片，均采用了高性能（HP）库，而非通常用于提高密度的高密度（HD）库。具体而言，逻辑芯片部分采用 G50H180 规格，SRAM 芯片面积为 0.023μm²，这与英特尔此前披露的信息一致。在金属层间距上，其最小金属间距（M0）为 36nm。尽管 Intel 18A 宣称可实现 32nm 的 M0 间距，但这仅适用于 HD 库（对应 H160）。与业界常见的 HD / HP 同间距但晶体管数量不同的做法不同，18A 的 HD 和 HP 库均维持 5 个鳍片，但 HD 库采用 32nm 间距，而 HP 库则为 36nm 间距。在金属层方面，前端（FS）共有 15 层金属层，后端（BS）共有 6 层金属层，其中 BM5 层实质上可视为 RDL（重分布层）。GAA 间距与背面供电的妥协GAA 全环绕栅极晶体管的间距是衡量工艺先进性的关键指标。Panther Lake 的逻辑最小栅极间距为 76nm，而 SRAM 位线间距为 52nm，两者之间存在显著差异。这一差异背后则是技术的现实权衡。值得注意的是，逻辑与 SRAM 均采用 HP 库，但两者最小间距差异较大。目前尚未公布 GAA 关键尺寸（CD），因此无法进一步反推出 GAA 间距。关于 Power Via 背面供电技术，英特尔此前已说明 18A 的 SRAM 并未采用 Power Via 方案。18A 的 Power Via 技术是在 GAA 结构之间插入电源通孔，将背面供电连接至前端中段金属层（MEOL）接触层，并向源极提供电力。但是，这要求 GAA 间距必须足够大，否则 Power Via 无法通过。按照业内普遍认知，若要在 SRAM 单元中实现 Power Via，仅插入 NN 间距一项就需将单元高度增加 1.1 倍。报告指出，虽然英特尔官方解释是背面供电对 SRAM 提供的收益不明显，而根本原因在于技术限制。好消息是，这一限制将在 14A 节点得到解决。14A 将改用 BSCON 技术，直接从背面连接到晶体管的源极端子，从而摆脱 GAA 间距的约束。这意味着，14A 的 SRAM 是具备采用 Power Via 技术能力的。在材料层面，18A 的 MEOL（中段制程）接触孔以及 BEOL（后段制程）的 V0/V1 层仍采用钨，而非此前传闻中的钼。M0 金属层则采用铜。分析认为，英特尔计划在 14A 节点引入钼，但 14A 的 M0 间距仍然较大，仅略小于 18A，因此目前尚无必要采用钌。除此之外，18A 的 GAA 结构已配备内部间隔层（Inner Spacer）。相比之下，三星的 SF3 工艺直到 SF2 节点才引入该结构，这凸显了不同代工厂在技术成熟度上的差异。在产能与良率方面，报告提到，Panther Lake 目前仍处于良率爬坡阶段，且当前产品全部采用相对更易制造的 HP 库。分析认为，先不考虑英特尔承诺的 32nm 间距，仅从当前量产产品来看，即使在 36nm 上，良率稳定仍需一些时日。报告提到，18A 逻辑 GAA 间距达 76nm，甚至远大于中芯国际 N+3 工艺的 32nm 鳍片间距。这印证了一个观点：GAA 工艺本身与光刻设备的关联度有限，甚至在光刻设备受限时，反而可通过 GAA 来放宽间距要求。然而，即便拥有这种便利，英特尔要想实现稳定的量产工艺仍非易事。半导体的难度远不止于光刻机，极紫外光刻仅是入场券，真正的竞争在于蚀刻、沉积、清洗等更难的工艺整合能力，而这正是台积电领先于英特尔和三星的核心领域。","kind":"news","is_publish_news":true,"is_publish_highlight":false,"is_publish_live":false,"is_publish_wemedia":null,"editions":null,"column":"","sentiment":"-1","news_tag":"","news_rank":0,"isVideo":false,"video":null,"symbols":[],"gpt_button":0,"need_auth":false,"need_login_tip":false,"code":"91000000","status":"200"},"commentList":[{"id":535891922776936,"gmtCreate":1771853963303,"gmtModify":1771853965836,"author":{"id":"3512032956627506","authorId":"3512032956627506","name":"DeW","avatar":"https://static.tigerbbs.com/73b517b102fce41516e0dd44e881246a","vip":1,"hat":"https://static.tigerbbs.com/b073a07f77dbe6b3bec6b12311fde6bd","crmLevel":4,"crmLevelSwitch":0,"wearingBadges":[{"badgeId":"e50ce593bb40487ebfb542ca54f6a561-4","name":"明星虎友","description":"加入老虎社区2000天","smallImgUrl":"https://static.tigerbbs.com/53d58ad32c97254c6f74db8b97e6ec49","bigImgUrl":"https://static.tigerbbs.com/dddf24b906c7011de2617d4fb3f76987","isScarce":0,"effectEnabled":0,"redirectLinkEnabled":0,"redirectLinkValidityFrom":0,"redirectLinkValidityTo":9223372036854776000}],"idStr":"3512032956627506","authorIdStr":"3512032956627506"},"htmlText":"[呆住]&nbsp; 背部供电本身能跑通不错了，技术难度比mircoled的迁移类似。 台积电，早晚卡在这块上。","listText":"[呆住]&nbsp; 背部供电本身能跑通不错了，技术难度比mircoled的迁移类似。 台积电，早晚卡在这块上。","text":"[呆住] 背部供电本身能跑通不错了，技术难度比mircoled的迁移类似。 台积电，早晚卡在这块上。","images":[],"top":1,"highlighted":1,"essential":1,"paper":1,"likeSize":1,"commentSize":0,"repostSize":0,"link":"https://laohu8.com/post/535891922776936","repostId":2613243114,"repostType":2,"repost":{"id":"2613243114","kind":"news","pubTimestamp":1771672345,"share":"https://www.laohu8.com/m/news/2613243114?lang=zh_CN&edition=full","pubTime":"2026-02-21 19:12","market":"us","language":"zh","title":"英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距","url":"https://stock-news.laohu8.com/highlight/detail?id=2613243114","media":"IT之家","summary":"Panther Lake 的逻辑最小栅极间距为 76nm，而 SRAM 位线间距为 52nm，两者之间存在显著差异。目前尚未公布 GAA 关键尺寸，因此无法进一步反推出 GAA 间距。分析认为，英特尔计划在 14A 节点引入钼，但 14A 的 M0 间距仍然较大，仅略小于 18A，因此目前尚无必要采用钌。分析认为，先不考虑英特尔承诺的 32nm 间距，仅从当前量产产品来看，即使在 36nm 上，良率稳定仍需一些时日。报告提到，18A 逻辑 GAA 间距达 76nm，甚至远大于中芯国际 N+3 工艺的 32nm 鳍片间距。","content":"<html><body><article><p>IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于<a href=\"https://laohu8.com/S/INTC\">英特尔</a> Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。</p><img src=\"https://fid-75186.picgzc.qpic.cn/20260221191317693d2014zmgz4fv1uk\"/><p>这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。</p><p><strong>核心尺寸与单元设计</strong></p><p>Panther Lake 芯片的裸晶圆尺寸（Die size）约为 110mm²，芯片内所有区域，包括逻辑芯片和 SRAM 芯片，均采用了高性能（HP）库，而非通常用于提高密度的高密度（HD）库。</p><p>具体而言，逻辑芯片部分采用 G50H180 规格，SRAM 芯片面积为 0.023μm²，这与英特尔此前披露的信息一致。</p><p>在金属层间距上，其最小金属间距（M0）为 36nm。尽管 Intel 18A 宣称可实现 32nm 的 M0 间距，但这仅适用于 HD 库（对应 H160）。</p><p>与业界常见的 HD / HP 同间距但晶体管数量不同的做法不同，18A 的 HD 和 HP 库均维持 5 个鳍片，但 HD 库采用 32nm 间距，而 HP 库则为 36nm 间距。</p><p>在金属层方面，前端（FS）共有 15 层金属层，后端（BS）共有 6 层金属层，其中 BM5 层实质上可视为 RDL（重分布层）。</p><p><strong>GAA 间距与背面供电的妥协</strong></p><p>GAA 全环绕栅极晶体管的间距是衡量工艺先进性的关键指标。Panther Lake 的逻辑最小栅极间距为 76nm，而 SRAM 位线间距为 52nm，两者之间存在显著差异。这一差异背后则是技术的现实权衡。</p><p>值得注意的是，逻辑与 SRAM 均采用 HP 库，但两者最小间距差异较大。目前尚未公布 GAA 关键尺寸（CD），因此无法进一步反推出 GAA 间距。</p><p>关于 Power Via 背面供电技术，英特尔此前已说明 18A 的 SRAM 并未采用 Power Via 方案。18A 的 Power Via 技术是在 GAA 结构之间插入电源通孔，将背面供电连接至前端中段金属层（MEOL）接触层，并向源极提供电力。但是，这要求 GAA 间距必须足够大，否则 Power Via 无法通过。</p><p>按照业内普遍认知，若要在 SRAM 单元中实现 Power Via，仅插入 NN 间距一项就需将单元高度增加 1.1 倍。报告指出，虽然英特尔官方解释是背面供电对 SRAM 提供的收益不明显，而根本原因在于技术限制。</p><p>好消息是，这一限制将在 14A 节点得到解决。14A 将改用 BSCON 技术，直接从背面连接到晶体管的源极端子，从而摆脱 GAA 间距的约束。这意味着，14A 的 SRAM 是具备采用 Power Via 技术能力的。</p><img src=\"https://fid-75186.picgzc.qpic.cn/20260221191319803d201asdos9zseq8\"/><p>在材料层面，18A 的 MEOL（中段制程）接触孔以及 BEOL（后段制程）的 V0/V1 层仍采用钨，而非此前传闻中的钼。M0 金属层则采用铜。分析认为，英特尔计划在 14A 节点引入钼，但 14A 的 M0 间距仍然较大，仅略小于 18A，因此目前尚无必要采用钌。</p><p>除此之外，18A 的 GAA 结构已配备内部间隔层（Inner Spacer）。相比之下，<a href=\"https://laohu8.com/S/SMSN.UK\">三星</a>的 SF3 工艺直到 SF2 节点才引入该结构，这凸显了不同代工厂在技术成熟度上的差异。</p><p>在产能与良率方面，报告提到，Panther Lake 目前仍处于良率爬坡阶段，且当前产品全部采用相对更易制造的 HP 库。分析认为，先不考虑英特尔承诺的 32nm 间距，仅从当前量产产品来看，即使在 36nm 上，良率稳定仍需一些时日。</p><img src=\"https://fid-75186.picgzc.qpic.cn/20260221191320448d201iqukp119r8s\"/><p>报告提到，18A 逻辑 GAA 间距达 76nm，甚至远大于<a href=\"https://laohu8.com/S/688981\">中芯国际</a> N+3 工艺的 32nm 鳍片间距。这印证了一个观点：GAA 工艺本身与光刻设备的关联度有限，甚至在光刻设备受限时，反而可通过 GAA 来放宽间距要求。然而，即便拥有这种便利，英特尔要想实现稳定的量产工艺仍非易事。半导体的难度远不止于光刻机，极紫外光刻仅是入场券，真正的竞争在于蚀刻、沉积、清洗等更难的工艺整合能力，而这正是<a href=\"https://laohu8.com/S/TSM\">台积电</a>领先于英特尔和三星的核心领域。</p></article></body></html>","source":"tencent","collect":0,"html":"<!DOCTYPE html>\n<html>\n<head>\n<meta http-equiv=\"Content-Type\" content=\"text/html; charset=utf-8\" />\n<meta name=\"viewport\" content=\"width=device-width,initial-scale=1.0,minimum-scale=1.0,maximum-scale=1.0,user-scalable=no\"/>\n<meta name=\"format-detection\" content=\"telephone=no,email=no,address=no\" />\n<title>英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距</title>\n<style type=\"text/css\">\na,abbr,acronym,address,applet,article,aside,audio,b,big,blockquote,body,canvas,caption,center,cite,code,dd,del,details,dfn,div,dl,dt,\nem,embed,fieldset,figcaption,figure,footer,form,h1,h2,h3,h4,h5,h6,header,hgroup,html,i,iframe,img,ins,kbd,label,legend,li,mark,menu,nav,\nobject,ol,output,p,pre,q,ruby,s,samp,section,small,span,strike,strong,sub,summary,sup,table,tbody,td,tfoot,th,thead,time,tr,tt,u,ul,var,video{ font:inherit;margin:0;padding:0;vertical-align:baseline;border:0 }\nbody{ font-size:16px; line-height:1.5; color:#999; background:transparent; }\n.wrapper{ overflow:hidden;word-break:break-all;padding:10px; }\nh1,h2{ font-weight:normal; line-height:1.35; margin-bottom:.6em; }\nh3,h4,h5,h6{ line-height:1.35; margin-bottom:1em; }\nh1{ font-size:24px; }\nh2{ font-size:20px; }\nh3{ font-size:18px; }\nh4{ font-size:16px; }\nh5{ font-size:14px; }\nh6{ font-size:12px; }\np,ul,ol,blockquote,dl,table{ margin:1.2em 0; }\nul,ol{ margin-left:2em; }\nul{ list-style:disc; }\nol{ list-style:decimal; }\nli,li p{ margin:10px 0;}\nimg{ max-width:100%;display:block;margin:0 auto 1em; }\nblockquote{ color:#B5B2B1; border-left:3px solid #aaa; padding:1em; }\nstrong,b{font-weight:bold;}\nem,i{font-style:italic;}\ntable{ width:100%;border-collapse:collapse;border-spacing:1px;margin:1em 0;font-size:.9em; }\nth,td{ padding:5px;text-align:left;border:1px solid #aaa; }\nth{ font-weight:bold;background:#5d5d5d; }\n.symbol-link{font-weight:bold;}\n/* header{ border-bottom:1px solid #494756; } */\n.title{ margin:0 0 8px;line-height:1.3;color:#ddd; }\n.meta {color:#5e5c6d;font-size:13px;margin:0 0 .5em; }\na{text-decoration:none; color:#2a4b87;}\n.meta .head { display: inline-block; overflow: hidden}\n.head .h-thumb { width: 30px; height: 30px; margin: 0; padding: 0; border-radius: 50%; float: left;}\n.head .h-content { margin: 0; padding: 0 0 0 9px; float: left;}\n.head .h-name {font-size: 13px; color: #eee; margin: 0;}\n.head .h-time {font-size: 11px; color: #7E829C; margin: 0;line-height: 11px;}\n.small {font-size: 12.5px; display: inline-block; transform: scale(0.9); -webkit-transform: scale(0.9); transform-origin: left; -webkit-transform-origin: left;}\n.smaller {font-size: 12.5px; display: inline-block; transform: scale(0.8); -webkit-transform: scale(0.8); transform-origin: left; -webkit-transform-origin: left;}\n.bt-text {font-size: 12px;margin: 1.5em 0 0 0}\n.bt-text p {margin: 0}\n</style>\n</head>\n<body>\n<div class=\"wrapper\">\n<header>\n<h2 class=\"title\">\n英特尔 18A 制程实测：M0 间距 36nm、GAA 间距 76nm，与宣传存在差距\n</h2>\n\n<h4 class=\"meta\">\n\n\n2026-02-21 19:12 北京时间&nbsp;&nbsp;&nbsp;<a href=http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b><strong>IT之家</strong></a>\n\n\n</h4>\n\n</header>\n<article>\n<div>\n<p>IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的...</p>\n\n<a href=\"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b\">网页链接</a>\n\n</div>\n\n\n</article>\n</div>\n</body>\n</html>\n","type":0,"thumbnail":"","relate_stocks":{"LU2089985449.USD":"MANULIFE GF GLOBAL SEMICONDUCTOR OPPORTUNITIES \"AA\" (USD) ACC","BK4141":"半导体产品","BK4585":"ETF&股票定投概念","LU2931357623.SGD":"MANULIFE GF GLOBAL SEMICONDUCTOR OPPORTUNITIES \"AA\" (SGDHDG) ACC","INTC":"英特尔","BK4554":"元宇宙及AR概念","BK4543":"AI","BK4512":"苹果概念","BK4527":"明星科技股","BK4602":"量子计算概念","LU2148611432.USD":"AZ ALLOCATION BALANCED BRAVE \"AAZ\" (USDHDG) ACC","BK4575":"芯片概念","LU0081259029.USD":"UBS (LUX) EQUITY FUND - TECH OPPORTUNITY \"P\" (USD) ACC","BK4534":"瑞士信贷持仓","04335":"英特尔-T","LU2543165471.USD":"E FUND (HK) GLOBAL QUALITY GROWTH \"A\" (USD) ACC","BK4533":"AQR资本管理(全球第二大对冲基金)","LINT":"Direxion Daily INTC Bull 2X ETF","BK4529":"IDC概念","BK4612":"AI芯片","BK4579":"人工智能","BK4588":"碎股","INTW":"2倍做多INTC ETF-GraniteShares","BK4605":"半导体精选","BK4535":"淡马锡持仓","LU0097036916.USD":"贝莱德美国增长A2 USD","BK4515":"5G概念","LU0321505868.SGD":"Schroder ISF Global Dividend Maximiser A Dis SGD","LU0321505439.SGD":"Schroder ISF Global Dividend Maximiser A Acc SGD","BK4550":"红杉资本持仓","LU0274383776.USD":"MANULIFE GF US SMALL CAP EQUITY \"AA\" (USD) INC"},"source_url":"http://gu.qq.com/resources/shy/news/detail-v2/index.html#/?id=nesSN20260221191326a7101bde&s=b","is_english":false,"share_image_url":"https://static.laohu8.com/9a95c1376e76363c1401fee7d3717173","article_id":"2613243114","content_text":"IT之家 2 月 21 日消息，分析师 @jukan05 今日转发了一份关于英特尔 Panther Lake 的深度技术分析报告，揭示了首款基于 Intel 18A 制程工艺的 CPU 产品的关键设计参数。这份报告通过对芯片物理实现的详细拆解，呈现了 18A 工艺在初期量产阶段的真实技术面貌，同时也勾勒出英特尔未来 14A 工艺的技术演进路径。核心尺寸与单元设计Panther Lake 芯片的裸晶圆尺寸（Die size）约为 110mm²，芯片内所有区域，包括逻辑芯片和 SRAM 芯片，均采用了高性能（HP）库，而非通常用于提高密度的高密度（HD）库。具体而言，逻辑芯片部分采用 G50H180 规格，SRAM 芯片面积为 0.023μm²，这与英特尔此前披露的信息一致。在金属层间距上，其最小金属间距（M0）为 36nm。尽管 Intel 18A 宣称可实现 32nm 的 M0 间距，但这仅适用于 HD 库（对应 H160）。与业界常见的 HD / HP 同间距但晶体管数量不同的做法不同，18A 的 HD 和 HP 库均维持 5 个鳍片，但 HD 库采用 32nm 间距，而 HP 库则为 36nm 间距。在金属层方面，前端（FS）共有 15 层金属层，后端（BS）共有 6 层金属层，其中 BM5 层实质上可视为 RDL（重分布层）。GAA 间距与背面供电的妥协GAA 全环绕栅极晶体管的间距是衡量工艺先进性的关键指标。Panther Lake 的逻辑最小栅极间距为 76nm，而 SRAM 位线间距为 52nm，两者之间存在显著差异。这一差异背后则是技术的现实权衡。值得注意的是，逻辑与 SRAM 均采用 HP 库，但两者最小间距差异较大。目前尚未公布 GAA 关键尺寸（CD），因此无法进一步反推出 GAA 间距。关于 Power Via 背面供电技术，英特尔此前已说明 18A 的 SRAM 并未采用 Power Via 方案。18A 的 Power Via 技术是在 GAA 结构之间插入电源通孔，将背面供电连接至前端中段金属层（MEOL）接触层，并向源极提供电力。但是，这要求 GAA 间距必须足够大，否则 Power Via 无法通过。按照业内普遍认知，若要在 SRAM 单元中实现 Power Via，仅插入 NN 间距一项就需将单元高度增加 1.1 倍。报告指出，虽然英特尔官方解释是背面供电对 SRAM 提供的收益不明显，而根本原因在于技术限制。好消息是，这一限制将在 14A 节点得到解决。14A 将改用 BSCON 技术，直接从背面连接到晶体管的源极端子，从而摆脱 GAA 间距的约束。这意味着，14A 的 SRAM 是具备采用 Power Via 技术能力的。在材料层面，18A 的 MEOL（中段制程）接触孔以及 BEOL（后段制程）的 V0/V1 层仍采用钨，而非此前传闻中的钼。M0 金属层则采用铜。分析认为，英特尔计划在 14A 节点引入钼，但 14A 的 M0 间距仍然较大，仅略小于 18A，因此目前尚无必要采用钌。除此之外，18A 的 GAA 结构已配备内部间隔层（Inner Spacer）。相比之下，三星的 SF3 工艺直到 SF2 节点才引入该结构，这凸显了不同代工厂在技术成熟度上的差异。在产能与良率方面，报告提到，Panther Lake 目前仍处于良率爬坡阶段，且当前产品全部采用相对更易制造的 HP 库。分析认为，先不考虑英特尔承诺的 32nm 间距，仅从当前量产产品来看，即使在 36nm 上，良率稳定仍需一些时日。报告提到，18A 逻辑 GAA 间距达 76nm，甚至远大于中芯国际 N+3 工艺的 32nm 鳍片间距。这印证了一个观点：GAA 工艺本身与光刻设备的关联度有限，甚至在光刻设备受限时，反而可通过 GAA 来放宽间距要求。然而，即便拥有这种便利，英特尔要想实现稳定的量产工艺仍非易事。半导体的难度远不止于光刻机，极紫外光刻仅是入场券，真正的竞争在于蚀刻、沉积、清洗等更难的工艺整合能力，而这正是台积电领先于英特尔和三星的核心领域。","news_type":1,"symbols_score_info":{"INTW":0.6,"INTC":1.96,"04335":1.96,"LINT":0.6}},"isVote":1,"likeStatus":false,"favoriteStatus":false,"reportStatus":false,"tweetType":1,"langContent":"CN"}],"isCommentEnd":true,"newsSizeData":{"likeSize":0,"commentSize":1,"repostSize":1,"favoriteSize":0,"likeStatus":false,"favoriteStatus":false},"APP":{"userAgent":"Mozilla/5.0 AppleWebKit/537.36 (KHTML, like Gecko; compatible; ClaudeBot/1.0; +claudebot@anthropic.com)","isDev":false,"isTTM":false,"tenantId":"TBCN","deviceId":"web-server-community-laohu8-v3","version":"4.42.0","shortVersion":"4.42.0","platform":"web","vendor":"web","appName":"laohu8","isIOS":false,"isAndroid":false,"isTiger":false,"isTHS":false,"isWeiXin":false,"isWeiXinMini":false,"isWeiBo":false,"isQQ":false,"isBaiduSwan":false,"isBaiduBox":false,"isDingTalk":false,"isToutiao":false,"isOnePlus":false,"isHuaWei":false,"isXiaomi":false,"isXiaomiWebView":false,"isOppo":false,"isVivo":false,"isSamsung":false,"isMobile":false},"href":"/m/news/2613243114","isCrawlerRequest":true}